Buatlah rangkaian seperti gambar percobaan 1 dengan menggunakan D flip flop.
Gambar Rangkaian Kondisi 4
- Video Percobaan 1 Kondisi 4
Percobaan 1 Kondisi 4
Rangkaian percobaan 1 kondisi 4 ialah rangkaian shift register menggunakan 4 buah IC 7474 yaitu D flip-flop. Terdapat 7 buah switch SPDT dimana SW1 sampai SW4 masing-masingnya dihubungkan ke kaki Set pada D flip-flop, SW7 dihubung paralel pada setiap kaki Reset pada D flip-flop, SW5 dihubungkan ke kaki input pertama gerbang AND, dan SW6 dihubungkan ke kaki input D flip flop pertama.
Rangkaian percobaan 1 merupakan shift register SISO (Serial In Serial Out) yaitu terdapat satu input dan satu output. Pada jenis register ini data mengalami pergeseran, dimana flip flop pertama menerima masukan dari input, sedangkan flip flop kedua menerima masukan dari flip flop pertama dan seterusnya. Terjadinya pergeseran input masukan logika pada rangkaian ini berarti register geser ini dapat menyimpan memori sementara pada saat pergeseran masukan.
Input clock pada setiap flip-flop berasal dari output gerbang AND yaitu pada kaki inputnya pertama dari SW5 yang dihubungkan ke power, berarti berlogika 1 dan kaki input kedua berasal dari clock. Untuk input pada kaki R dan S ialah aktif low dimana akan aktif ketika diberi logika 0, namun pada kondisi kita akan menonaktifkan kaki R dan S sehingga diberi input logika 1 pada setiap flip-flop. Untuk input pada kaki D flip flop pertama terhubung ke SW6 dengan input 1 atau 0 dan akan mempengaruhi output Q nya, untuk input D flip flop selanjutnya dari output Q flip flop sebelumnya, begitu seterusnya hingga flip flop terakhir.
Tidak ada komentar:
Posting Komentar