Pada rangkaian percobaan 1 menggunakan J-K flip flop dan D flip flop, dengan input switch B0-B6 dengan input 1 ketika dihubung ke Vcc dan input 0 ketika dihubung ke ground. B1 dihubung ke kaki S, B0 dihubung ke kaki R pada JK flip flop dan D flip flop. Untuk mengaktifkan pin R dan S pada flip flop adalah aktif low, yang akan aktif ketika input logikanya 0. Untuk input pin R dan S divariasikan inputnya untuk kondisi 1-3 pada jurnal (S=1 R=0, S=0 R=1, S=0 R=0) pada percobaan yang outputnya dapat dilihat pada tabel jurnal. Dan untuk kondisi 4-7 input S=1 R=1 yang berarti untuk Set dan Resetnya tidak aktif sehingga output Q dan Q' nya dipengaruhi oleh inputan J-K flip flop dan D flip flop.Pada J-K flip flop, kaki J dihubung ke B2 dan kaki K dihubung ke B4. Untuk kondisi percobaan 4-7 input B3 nya dihubung ke clock untuk mempengaruhi outputnya berubah atau tidak. Pada D flip flop, kaki D dihubung ke B5. Pada kondisi 4 input B6= → yang berarti inputnya sama dengan keadaan sebelumnya, dimana output kondisi 3 Q=0 maka nilai input B6=0 didapatkan output Q=0 Q'=1. Pada kondisi 5 juga sama dengan kondisi 4. Lalu pada kondisi 6 input B5=X berarti don't care yang artinya tidak peduli inputnya 1 atau 0 tidak mempengaruhi outputnya karena dipengaruhi oleh kaki J, kaki K, dan kaki D, didapatkan output Q=1 Q'=0 pada JK flip flop dan Q=0 Q'=1 pada D flip flop. Kemudian pada kondisi 7, input B2 dan B4 nya 1 didapatkan output nya pada kondisi toggle pada Q dan Q' nya.
1. Dalam percobaan modul dua tentang flip flop, dikenal beberapa kondisi pada flip flop. Diantara kondisi tersebut adalah X, Toggle, →, dan terlarang. Jelaskan apa yang dimaksud dengan kondisi X, Toggle, →, dan terlarang beserta contohnya!
Jawab :
- Kondisi X adalah don't care (tidak peduli), dimana kondisi input 1 atau 0 (tidak peduli) maka tidak akan mempengaruhi outputnya.
Contoh :
Pada J-K flip flop input B6=X, B5=X, B4=X, B3=X, B2=X, B1=1, B0=0 maka outputnya Q=0 dan Q'=1.
- Kondisi Toggle adalah kondisi dimana outputnya berkebalikan dari kondisi sebelumnya, jadi output 1 dan 0 nya akan berganti-ganti untuk Q dan A'.
Contoh :
Pada T flip flop input B6= -, B5= -, B4=1, B3= clock, B2=1, B1=1, B0=1 yang berarti input J dan K nya 1 maka outputnya Q= toggle dan Q'= toggle akan berganti-gantian output 1 dan 0 nya.
- Kondisi → adalah kondisi dimana inputnya sama dengan kondisi sebelumnya (kondisi output sebelumnya).
Contoh :
Pada J-K flip flop input B6= → yang berarti inoutnya 1 karena sama dengan kondisi sebelumnya (Q=1), B5=0, B4=0, B3= clock, B2=0, B1=1, B0=1 maka outpunya Q=0 dan Q'=1.
- Kondisi Terlarang adalah kondisi dimana output Q dan Q' tidak boleh sama.
Contoh :Pada R-S flip flop input B1=0, B0=0 yang berarti S=0 dan R=0 maka output Q=1 dan Q'=1 (seharusnya Q dan Q' berkebalikan) maka disebut kondisi terlarang.
2. Dalam percobaan satu, apabila nilai B0 dan B1 sama sama diberi logika 0, apa output yang dihasilkan pada percobaan? Kenapa hal ini bisa terjadi? Apa penyebab dan akibatnya pada rangkaian?
Jawab :
Apabila nilai input B0=0 dan B1=0 maka akan menghasilkan output Q=1 dan Q'=1, dimana kondisi tersebut disebut kondisi terlarang. Seharusnya output Q dan Q' nya berkebalikan. Kondisi terlarang berarti menetapkan suatu pemicu S dan R pada saat yang sama. Hal tersebut merupakan pertentangan, akibatnya keluaran Q dan Q' nya serentak sama 1.
3. Pada percoban satu kondisi 1, 2, dan 3, terdapat kondisi X pada inputan B2, B3, B4, B5, B6, Apakah inputan ini akan mempengaruhi output yang dihasilkan? Jika iya, kenapa itu terjadi dan jika tidak, siapa sebenarnya yang mempengaruhi nilai outputnya dan kenapa?
Jawab :
Pada rangkaian 1 terdapat pin R dan S pada J-K flip flop dan D flip flop dimana input R=B0 dan input S=B1 divariasikan inputnya 10,01,00 dan pada input B2, B3, B4, B5, B6 nya X (don't care) yang berarti tidak peduli inputya 1 atau 0 tidak mempengaruhi outputnya.
Maka yang mempengaruhi outputnya adalah input R dan S. Ketika input R=0 dan S=1 maka dalam keadaan reset karena R-S bersifat aktif low dengan output Q=0 dan Q'=1. Ketika input R=1 dan S=0 maka dalam keadaan set dengan output Q=1 dan Q'=0. Dan ketika input R=0 dan S=0 maka R dan S sama-sama aktif menyebabkan output Q=1 dan Q'=1 yang berarti kondisi terlarang untuk J-K flip flop dan D flip flop. Dengan inputan yang lainnya X yang berarti tidak peduli inputnya 1 atau 0 tidak akan mempengaruhi hasil output.
Tidak ada komentar:
Posting Komentar